|
|
Generátor aritmetických obvodů
Klhůfek, Jan ; Vašíček, Zdeněk (oponent) ; Mrázek, Vojtěch (vedoucí práce)
Cílem této bakalářské práce je představení návrhu a implementace generátoru aritmetických obvodů v jazyce Python umožňující export těchto obvodů do různých reprezentací popisu v plochých a hierarchických podobách. Práce se nejprve věnuje specifikaci HW struktur jednotlivých typů aritmetických obvodů a způsobům popisu těchto struktur do různých reprezentací. Následuje představení koncepce a implementace nástroje zvaného ArithsGen schopného generovat aritmetické obvody a exportovat je do různých reprezentací popisu. Výstupní reprezentace pak slouží ke snadné simulaci funkčnosti navržených obvodů (C), k popisu hardwaru a logické syntéze (Verilog), k formální verifikaci (BLIF) či ke globální optimalizaci obvodů s využitím evoluční strategie (CGP). V závěru byly generované reprezentace jednotlivě otestovány a s využitím logické syntézy vzájemně porovnány.
|
|
|
Generátor aritmetických obvodů
Bolješik, Michal ; Mrázek, Vojtěch (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Cílem této práce je návrh a implementace nástroje, který umožňuje generovat popis různých variant aritmetických obvodů (jako jsou sčítačky a násobičky), které tvoří součást složitějších systémů (filtrů, transformací apod.). První část práce se věnuje rozboru různých variant sčítaček a násobiček jak z pohledu teoretického, tak praktického. V druhé části lze nalézt popis návrhu a implementaci parametrizovatelného nástroje vytvořeného v jazyce Python, který dovoluje generovat hierarchický i tzv. flattened popis různých obvodů ve formátech určených pro vizualizaci, simulaci i ověření korektní funkce. V závěru je nástroj využit k porovnání různých implementací sčítaček a násobiček.
|
|
|
Generátor aritmetických obvodů
Klhůfek, Jan ; Vašíček, Zdeněk (oponent) ; Mrázek, Vojtěch (vedoucí práce)
Cílem této bakalářské práce je představení návrhu a implementace generátoru aritmetických obvodů v jazyce Python umožňující export těchto obvodů do různých reprezentací popisu v plochých a hierarchických podobách. Práce se nejprve věnuje specifikaci HW struktur jednotlivých typů aritmetických obvodů a způsobům popisu těchto struktur do různých reprezentací. Následuje představení koncepce a implementace nástroje zvaného ArithsGen schopného generovat aritmetické obvody a exportovat je do různých reprezentací popisu. Výstupní reprezentace pak slouží ke snadné simulaci funkčnosti navržených obvodů (C), k popisu hardwaru a logické syntéze (Verilog), k formální verifikaci (BLIF) či ke globální optimalizaci obvodů s využitím evoluční strategie (CGP). V závěru byly generované reprezentace jednotlivě otestovány a s využitím logické syntézy vzájemně porovnány.
|
|
|
Generátor aritmetických obvodů
Bolješik, Michal ; Mrázek, Vojtěch (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Cílem této práce je návrh a implementace nástroje, který umožňuje generovat popis různých variant aritmetických obvodů (jako jsou sčítačky a násobičky), které tvoří součást složitějších systémů (filtrů, transformací apod.). První část práce se věnuje rozboru různých variant sčítaček a násobiček jak z pohledu teoretického, tak praktického. V druhé části lze nalézt popis návrhu a implementaci parametrizovatelného nástroje vytvořeného v jazyce Python, který dovoluje generovat hierarchický i tzv. flattened popis různých obvodů ve formátech určených pro vizualizaci, simulaci i ověření korektní funkce. V závěru je nástroj využit k porovnání různých implementací sčítaček a násobiček.
|
host ::
RSS.